diff options
author | Cyrille Bagard <nocbos@gmail.com> | 2016-04-21 20:14:04 (GMT) |
---|---|---|
committer | Cyrille Bagard <nocbos@gmail.com> | 2016-04-21 20:14:04 (GMT) |
commit | d062f5ffbac1250938206f4d2e15c44d8a9357f6 (patch) | |
tree | b7bf90248866925515b3c2029eb7e9bbc12e6e05 /src/arch/arm/v7/arm.c | |
parent | c517a9defa6fae19007a398e0594074d08d18fd0 (diff) |
Got prepared for more ARMv7 opcodes.
Diffstat (limited to 'src/arch/arm/v7/arm.c')
-rw-r--r-- | src/arch/arm/v7/arm.c | 1333 |
1 files changed, 1261 insertions, 72 deletions
diff --git a/src/arch/arm/v7/arm.c b/src/arch/arm/v7/arm.c index 176d171..b536770 100644 --- a/src/arch/arm/v7/arm.c +++ b/src/arch/arm/v7/arm.c @@ -24,6 +24,7 @@ #include "arm.h" +#include <assert.h> #include <stdint.h> @@ -33,76 +34,71 @@ - /* Désassemble une instruction ARMv7 de données ou autre. */ static GArchInstruction *process_armv7_arm_data_processing_and_miscellaneous_instructions(uint32_t); -/* Désassemble une instruction ARMv7 de données de registre. */ +/* Désassemble une instruction ARMv7 liées au chapitre A5.2.1. */ static GArchInstruction *process_armv7_arm_data_processing_register(uint32_t); -/* Désassemble une instruction ARMv7 de données de immédiate. */ +/* Désassemble une instruction ARMv7 liées au chapitre A5.2.2. */ +static GArchInstruction *process_armv7_arm_data_processing_register_shifted_register(uint32_t); + +/* Désassemble une instruction ARMv7 liées au chapitre A5.2.3. */ static GArchInstruction *process_armv7_arm_data_processing_immediate(uint32_t); -/* Désassemble une instruction ARMv7 liées aux multiplications. */ +/* Désassemble une instruction ARMv7 liées au chapitre A5.2.5. */ static GArchInstruction *process_armv7_arm_multiply_and_multiply_accumulate(uint32_t); +/* Désassemble une instruction ARMv7 liées au chapitre A5.2.6. */ +static GArchInstruction *process_armv7_arm_saturating_addition_and_subtraction(uint32_t); +/* Désassemble une instruction ARMv7 liées au chapitre A5.2.7. */ +static GArchInstruction *process_armv7_arm_halfword_multiply_and_multiply_accumulate(uint32_t); -/* Désassemble une instruction ARMv7 de données ou autre. */ -static GArchInstruction *process_armv7_arm_load_store_word_and_unsigned_byte(uint32_t); +/* Désassemble une instruction ARMv7 liées au chapitre A5.2.8. */ +static GArchInstruction *process_armv7_arm_extra_load_store_instructions(uint32_t); +/* Désassemble une instruction ARMv7 liées au chapitre A5.2.9. */ +static GArchInstruction *process_armv7_arm_extra_load_store_instructions_unprivileged(uint32_t); +/* Désassemble une instruction ARMv7 liées au chapitre A5.2.10. */ +static GArchInstruction *process_armv7_arm_synchronization_primitives(uint32_t); -/* Désassemble une instruction ARMv7 de données ou autre. */ -static GArchInstruction *process_armv7_arm_media_instructions(uint32_t); +/* Désassemble une instruction ARMv7 liées au chapitre A5.2.11. */ +static GArchInstruction *process_armv7_arm_msr_immediate_and_hints(uint32_t); +/* Désassemble une instruction ARMv7 liées au chapitre A5.2.12. */ +static GArchInstruction *process_armv7_arm_miscellaneous_instructions(uint32_t); +/* Désassemble une instruction ARMv7 liées au chapitre A5.3. */ +static GArchInstruction *process_armv7_arm_load_store_word_and_unsigned_byte(uint32_t); -#define process_armv7_arm_parallel_addition_and_subtraction_signed(raw) NULL -#define process_armv7_arm_parallel_addition_and_subtraction_unsigned(raw) NULL -#define process_armv7_arm_signed_multiply_signed_and_unsigned_divide(raw) NULL +/* Désassemble une instruction ARMv7 liées au chapitre A5.4. */ +static GArchInstruction *process_armv7_arm_media_instructions(uint32_t); +/* Désassemble une instruction ARMv7 liées au chapitre A5.4.1. */ +static GArchInstruction *process_armv7_arm_parallel_addition_and_subtraction_signed(uint32_t); +/* Désassemble une instruction ARMv7 liées au chapitre A5.4.2. */ +static GArchInstruction *process_armv7_arm_parallel_addition_and_subtraction_unsigned(uint32_t); -/* Désassemble une instruction ARMv7 de données ou autre. */ +/* Désassemble une instruction ARMv7 liées au chapitre A5.4.3. */ static GArchInstruction *process_armv7_arm_packing_unpacking_saturation_and_reversal(uint32_t); +/* Désassemble une instruction ARMv7 liées au chapitre A5.4.4. */ +static GArchInstruction *process_armv7_arm_signed_multiply_signed_and_unsigned_divide(uint32_t); - -/* Désassemble une instruction ARMv7 de données ou autre. */ +/* Désassemble une instruction ARMv7 liées au chapitre A5.5. */ static GArchInstruction *process_armv7_arm_branch_branch_with_link_and_block_data_transfer(uint32_t); +/* Désassemble une instruction ARMv7 liées au chapitre A5.6. */ +static GArchInstruction *process_armv7_arm_coprocessor_instructions_and_supervisor_call(uint32_t); +/* Désassemble une instruction ARMv7 liées au chapitre A5.7. */ +static GArchInstruction *process_armv7_arm_unconditional_instructions(uint32_t); -// process_armv7_arm_instruction_set_encoding - -//#define process_armv7_arm_load_store_word_and_unsigned_byte(raw) NULL -//#define process_armv7_arm_load_store_word_and_unsigned_byte(raw) NULL -//#define process_armv7_arm_media_instructions(raw) NULL -//#define process_armv7_arm_branch_branch_with_link_and_block_data_transfer(raw) NULL -#define process_armv7_arm_coprocessor_instructions_and_Supervisor_call(raw) NULL -#define process_armv7_arm_unconditional_instructions(raw) NULL - - -// process_armv7_arm_data_processing_and_miscellaneous_instructions - -#define process_armv7_arm_data_processing_register_shifted_register(raw) NULL -#define process_armv7_arm_extra_load_store_instructions(raw) NULL -#define process_armv7_arm_miscellaneous_instructions(raw) NULL -#define process_armv7_arm_halfword_multiply_and_multiply_accumulate(raw) NULL -//#define process_armv7_arm_multiply_and_multiply_accumulate(raw) NULL -#define process_armv7_arm_synchronization_primitives(raw) NULL -#define process_armv7_arm_extra_load_store_instructions_unprivileged(raw) NULL -#define process_armv7_arm_extra_load_store_instructions(raw) NULL -//#define process_armv7_arm_data_processing_immediate(raw) NULL - -#define process_armv7_arm_msr_immediate_and_hints(raw) NULL - - -// process_armv7_arm_data_processing_register - - - +/* Désassemble une instruction ARMv7 liées au chapitre A5.7.1. */ +static GArchInstruction *process_armv7_arm_memory_hints_advanced_simd_instructions_and_miscellaneous_instructions(uint32_t); @@ -110,7 +106,7 @@ static GArchInstruction *process_armv7_arm_branch_branch_with_link_and_block_dat * * * Paramètres : raw = donnée brute de 32 bits à désassembler. * * * -* Description : Désassemble une instruction ARMv7 classique. * +* Description : Désassemble une instruction ARMv7 liées au chapitre A5.1. * * * * Retour : Instruction mise en place ou NULL en cas d'échec. * * * @@ -149,7 +145,7 @@ GArchInstruction *process_armv7_arm_instruction_set_encoding(uint32_t raw) if (op == b0) result = process_armv7_arm_load_store_word_and_unsigned_byte(raw); - else + else/* if (op == b1)*/ result = process_armv7_arm_media_instructions(raw); } @@ -158,7 +154,7 @@ GArchInstruction *process_armv7_arm_instruction_set_encoding(uint32_t raw) result = process_armv7_arm_branch_branch_with_link_and_block_data_transfer(raw); else if ((op1 & b110) == b110) - result = process_armv7_arm_coprocessor_instructions_and_Supervisor_call(raw); + result = process_armv7_arm_coprocessor_instructions_and_supervisor_call(raw); } @@ -297,7 +293,7 @@ static GArchInstruction *process_armv7_arm_data_processing_and_miscellaneous_ins * * * Paramètres : raw = donnée brute de 32 bits à désassembler. * * * -* Description : Désassemble une instruction ARMv7 de données de registre. * +* Description : Désassemble une instruction ARMv7 liées au chapitre A5.2.1. * * * * Retour : Instruction mise en place ou NULL en cas d'échec. * * * @@ -317,6 +313,8 @@ static GArchInstruction *process_armv7_arm_data_processing_register(uint32_t raw * § A5.2.1 Data-processing (register) */ + if ((raw & 0x0e000010) != 0x00000000) return NULL; + result = NULL; op = (raw >> 20) & 0x1f; @@ -408,17 +406,112 @@ static GArchInstruction *process_armv7_arm_data_processing_register(uint32_t raw } +/****************************************************************************** +* * +* Paramètres : raw = donnée brute de 32 bits à désassembler. * +* * +* Description : Désassemble une instruction ARMv7 liées au chapitre A5.2.2. * +* * +* Retour : Instruction mise en place ou NULL en cas d'échec. * +* * +* Remarques : - * +* * +******************************************************************************/ + +static GArchInstruction *process_armv7_arm_data_processing_register_shifted_register(uint32_t raw) +{ + GArchInstruction *result; /* Instruction à retourner */ + uint32_t op1; /* Champ 'op1' à retrouver */ + uint32_t op2; /* Champ 'op2' à retrouver */ + + /** + * Suit les directives de : + * § A5.2.2 Data-processing (register-shifted register) + */ + + if ((raw & 0x0e000090) != 0x00000010) return NULL; + + result = NULL; + + op1 = (raw >> 20) & 0x1f; + op2 = (raw >> 5) & 0x3; + + if ((op1 & b11110) == b00000) + result = armv7_read_arm_instr_and_register_shifted_register(raw); + + else if ((op1 & b11110) == b00010) + result = armv7_read_arm_instr_eor_register_shifted_register(raw); + else if ((op1 & b11110) == b00100) + result = armv7_read_arm_instr_sub_register_shifted_register(raw); + else if ((op1 & b11110) == b00110) + result = armv7_read_arm_instr_rsb_register_shifted_register(raw); + else if ((op1 & b11110) == b01000) + result = armv7_read_arm_instr_add_register_shifted_register(raw); + else if ((op1 & b11110) == b01010) + result = armv7_read_arm_instr_adc_register_shifted_register(raw); + + else if ((op1 & b11110) == b01100) + result = armv7_read_arm_instr_sbc_register_shifted_register(raw); + + else if ((op1 & b11110) == b01110) + result = armv7_read_arm_instr_rsc_register_shifted_register(raw); + +#if 0 + else if ((op1 & b11001) == b10000) + /* See Data-processing and miscellaneous instructions on page A5-196 */ +#endif + + else if (op1 == b10001) + result = armv7_read_arm_instr_tst_register_shifted_register(raw); + + else if (op1 == b10011) + result = armv7_read_arm_instr_teq_register_shifted_register(raw); + + else if (op1 == b10101) + result = armv7_read_arm_instr_cmp_register_shifted_register(raw); + + else if (op1 == b10111) + result = armv7_read_arm_instr_cmn_register_shifted_register(raw); + + else if ((op1 & b11110) == b11000) + result = armv7_read_arm_instr_orr_register_shifted_register(raw); + + else if ((op1 & b11110) == b11010) + { + if (op2 == b00) + result = armv7_read_arm_instr_lsl_register(raw); + + else if (op2 == b01) + result = armv7_read_arm_instr_lsr_register(raw); + + else if (op2 == b10) + result = armv7_read_arm_instr_asr_register(raw); + + else if (op2 == b11) + result = armv7_read_arm_instr_ror_register(raw); + + } + + else if ((op1 & b11110) == b11100) + result = armv7_read_arm_instr_bic_register_shifted_register(raw); + + else if ((op1 & b11110) == b11110) + result = armv7_read_arm_instr_mvn_register_shifted_register(raw); + + return result; + +} /****************************************************************************** * * * Paramètres : raw = donnée brute de 32 bits à désassembler. * * * -* Description : Désassemble une instruction ARMv7 de données de immédiate. * +* Description : Désassemble une instruction ARMv7 liées au chapitre A5.2.3. * * * * Retour : Instruction mise en place ou NULL en cas d'échec. * * * @@ -437,6 +530,8 @@ static GArchInstruction *process_armv7_arm_data_processing_immediate(uint32_t ra * § A5.2.3 Data-processing (immediate) */ + if ((raw & 0x0e000000) != 0x04000000) return NULL; + result = NULL; op = (raw >> 20) & 0x1f; @@ -514,21 +609,11 @@ static GArchInstruction *process_armv7_arm_data_processing_immediate(uint32_t ra } - - - - - - - - - - /****************************************************************************** * * * Paramètres : raw = donnée brute de 32 bits à désassembler. * * * -* Description : Désassemble une instruction ARMv7 liées aux multiplications. * +* Description : Désassemble une instruction ARMv7 liées au chapitre A5.2.5. * * * * Retour : Instruction mise en place ou NULL en cas d'échec. * * * @@ -546,10 +631,9 @@ static GArchInstruction *process_armv7_arm_multiply_and_multiply_accumulate(uint * § A5.2.5 Multiply and multiply accumulate */ - result = NULL; + if ((raw & 0x0f0000f0) != 0x00000090) return NULL; - if ((raw & 0x0f0000f0) != 0x00000090) - return NULL; + result = NULL; op = (raw >> 20) & 0xf; @@ -588,17 +672,533 @@ static GArchInstruction *process_armv7_arm_multiply_and_multiply_accumulate(uint } +/****************************************************************************** +* * +* Paramètres : raw = donnée brute de 32 bits à désassembler. * +* * +* Description : Désassemble une instruction ARMv7 liées au chapitre A5.2.6. * +* * +* Retour : Instruction mise en place ou NULL en cas d'échec. * +* * +* Remarques : - * +* * +******************************************************************************/ +static GArchInstruction *process_armv7_arm_saturating_addition_and_subtraction(uint32_t raw) +{ + GArchInstruction *result; /* Instruction à retourner */ + uint32_t op; /* Champ 'op' à retrouver */ + /** + * Suit les directives de : + * § A5.2.6 Saturating addition and subtraction + */ + if ((raw & 0x0f9000f0) != 0x01000050) return NULL; + result = NULL; + + op = (raw >> 21) & 0x3; + + if (op == b00) + result = armv7_read_arm_instr_qadd(raw); + + else if (op == b01) + result = armv7_read_arm_instr_qsub(raw); + + else if (op == b10) + result = armv7_read_arm_instr_qdadd(raw); + + else if (op == b11) + result = armv7_read_arm_instr_qdsub(raw); + + return result; + +} /****************************************************************************** * * * Paramètres : raw = donnée brute de 32 bits à désassembler. * * * -* Description : Désassemble une instruction ARMv7 de données ou autre. * +* Description : Désassemble une instruction ARMv7 liées au chapitre A5.2.7. * +* * +* Retour : Instruction mise en place ou NULL en cas d'échec. * +* * +* Remarques : - * +* * +******************************************************************************/ + +static GArchInstruction *process_armv7_arm_halfword_multiply_and_multiply_accumulate(uint32_t raw) +{ + GArchInstruction *result; /* Instruction à retourner */ + uint32_t op1; /* Champ 'op1' à retrouver */ + uint32_t op; /* Champ 'op' à retrouver */ + + /** + * Suit les directives de : + * § A5.2.7 Halfword multiply and multiply accumulate + */ + + if ((raw & 0x0f900090) != 0x01000080) return NULL; + + result = NULL; + + op1 = (raw >> 21) & 0x3; + op = (raw >> 5) & 0x1; + + if (op1 == b00) + result = armv7_read_arm_instr_smlabb_smlabt_smlatb_smlatt(raw); + + else if (op1 == b01) + { + if (op == b0) + result = armv7_read_arm_instr_smlawb_smlawt(raw); + + else/* if (op == b1)*/ + result = armv7_read_arm_instr_smulwb_smulwt(raw); + + } + + else if (op1 == b10) + result = armv7_read_arm_instr_smlalbb_smlalbt_smlaltb_smlaltt(raw); + + else if (op1 == b11) + result = armv7_read_arm_instr_smulbb_smulbt_smultb_smultt(raw); + + return result; + +} + + +/****************************************************************************** +* * +* Paramètres : raw = donnée brute de 32 bits à désassembler. * +* * +* Description : Désassemble une instruction ARMv7 liées au chapitre A5.2.8. * +* * +* Retour : Instruction mise en place ou NULL en cas d'échec. * +* * +* Remarques : - * +* * +******************************************************************************/ + +static GArchInstruction *process_armv7_arm_extra_load_store_instructions(uint32_t raw) +{ + GArchInstruction *result; /* Instruction à retourner */ + uint32_t op1; /* Champ 'op1' à retrouver */ + uint32_t rn; /* Champ 'rn' à retrouver */ + uint32_t op2; /* Champ 'op2' à retrouver */ + + /** + * Suit les directives de : + * § A5.2.8 Extra load/store instructions + */ + + if ((raw & 0x0e000090) != 0x00000090) return NULL; + + result = NULL; + + op1 = (raw >> 20) & 0x1f; + rn = (raw >> 16) & 0xf; + op2 = (raw >> 5) & 0x3; + + if (op2 == b01) + { + if ((op1 & b00101) == b00000) + result = armv7_read_arm_instr_strh_register(raw); + + else if ((op1 & b00101) == b00001) + result = armv7_read_arm_instr_ldrh_register(raw); + + else if ((op1 & b00101) == b00100) + result = armv7_read_arm_instr_strh_immediate_arm(raw); + + else/* if ((op1 & b00101) == b00101)*/ + { + if (rn == b1111) + result = armv7_read_arm_instr_ldrh_literal(raw); + + else + result = armv7_read_arm_instr_ldrh_immediate_arm(raw); + + } + + } + + else if (op2 == b10) + { + if ((op1 & b00101) == b00000) + result = armv7_read_arm_instr_ldrd_register(raw); + + else if ((op1 & b00101) == b00001) + result = armv7_read_arm_instr_ldrsb_register(raw); + + else if ((op1 & b00101) == b00100) + { + if (rn == b1111) + result = armv7_read_arm_instr_ldrd_literal(raw); + + else + result = armv7_read_arm_instr_ldrd_immediate(raw); + + } + + else/* if ((op1 & b00101) == b00101)*/ + { + if (rn == b1111) + result = armv7_read_arm_instr_ldrsb_literal(raw); + + else + result = armv7_read_arm_instr_ldrsb_immediate(raw); + + } + + } + + else if (op2 == b11) + { + if ((op1 & b00101) == b00000) + result = armv7_read_arm_instr_strd_register(raw); + + else if ((op1 & b00101) == b00001) + result = armv7_read_arm_instr_ldrsh_register(raw); + + else if ((op1 & b00101) == b00100) + result = armv7_read_arm_instr_strd_immediate(raw); + + else/* if ((op1 & b00101) == b00101)*/ + { + if (rn == b1111) + result = armv7_read_arm_instr_ldrsh_literal(raw); + + else + result = armv7_read_arm_instr_ldrsh_immediate(raw); + + } + + } + + return result; + +} + + +/****************************************************************************** +* * +* Paramètres : raw = donnée brute de 32 bits à désassembler. * +* * +* Description : Désassemble une instruction ARMv7 liées au chapitre A5.2.9. * +* * +* Retour : Instruction mise en place ou NULL en cas d'échec. * +* * +* Remarques : - * +* * +******************************************************************************/ + +static GArchInstruction *process_armv7_arm_extra_load_store_instructions_unprivileged(uint32_t raw) +{ + GArchInstruction *result; /* Instruction à retourner */ + uint32_t op; /* Champ 'op' à retrouver */ + uint32_t op2; /* Champ 'op2' à retrouver */ + + /** + * Suit les directives de : + * § A5.2.9 Extra load/store instructions, unprivileged + */ + + if ((raw & 0x0f200090) != 0x00200090) return NULL; + + result = NULL; + + op = (raw >> 20) & 0x1; + op2 = (raw >> 5) & 0x3; + + if (op2 == b01) + { + if (op == b0) + result = armv7_read_arm_instr_strht(raw); + + else/* if (op == b1)*/ + result = armv7_read_arm_instr_ldrht(raw); + + } + + else if (op2 == b10) + { + if (op == b1) + result = armv7_read_arm_instr_ldrsbt(raw); + + } + + else if (op2 == b11) + { + if (op == b1) + result = armv7_read_arm_instr_ldrsht(raw); + + } + + return result; + +} + + +/****************************************************************************** +* * +* Paramètres : raw = donnée brute de 32 bits à désassembler. * +* * +* Description : Désassemble une instruction ARMv7 liées au chapitre A5.2.10. * +* * +* Retour : Instruction mise en place ou NULL en cas d'échec. * +* * +* Remarques : - * +* * +******************************************************************************/ + +static GArchInstruction *process_armv7_arm_synchronization_primitives(uint32_t raw) +{ + GArchInstruction *result; /* Instruction à retourner */ + uint32_t op; /* Champ 'op' à retrouver */ + + /** + * Suit les directives de : + * § A5.2.10 Synchronization primitives + */ + + if ((raw & 0x0f0000f0) != 0x01000090) return NULL; + + result = NULL; + + op = (raw >> 20) & 0xf; + + if ((op & b1011) == b0000) + result = armv7_read_arm_instr_swp_swpb(raw); + + else if (op == b1000) + result = armv7_read_arm_instr_strex(raw); + + else if (op == b1001) + result = armv7_read_arm_instr_ldrex(raw); + + else if (op == b1010) + result = armv7_read_arm_instr_strexd(raw); + + else if (op == b1011) + result = armv7_read_arm_instr_ldrexd(raw); + + else if (op == b1100) + result = armv7_read_arm_instr_strexb(raw); + + else if (op == b1101) + result = armv7_read_arm_instr_ldrexb(raw); + + else if (op == b1110) + result = armv7_read_arm_instr_strexh(raw); + + else if (op == b1111) + result = armv7_read_arm_instr_ldrexh(raw); + + return result; + +} + + +/****************************************************************************** +* * +* Paramètres : raw = donnée brute de 32 bits à désassembler. * +* * +* Description : Désassemble une instruction ARMv7 liées au chapitre A5.2.11. * +* * +* Retour : Instruction mise en place ou NULL en cas d'échec. * +* * +* Remarques : - * +* * +******************************************************************************/ + +static GArchInstruction *process_armv7_arm_msr_immediate_and_hints(uint32_t raw) +{ + GArchInstruction *result; /* Instruction à retourner */ + uint32_t op; /* Champ 'op' à retrouver */ + uint32_t op1; /* Champ 'op1' à retrouver */ + uint32_t op2; /* Champ 'op2' à retrouver */ + + /** + * Suit les directives de : + * § A5.2.11 MSR (immediate), and hints + */ + + if ((raw & 0x0fb00000) != 0x03200000) return NULL; + + result = NULL; + + op = (raw >> 22) & 0x1; + op1 = (raw >> 16) & 0xf; + op2 = (raw >> 0) & 0x1; + + if (op == b0) + { + if (op1 == b0000) + { + if (op2 == b00000000) + result = armv7_read_arm_instr_nop(raw); + + else if (op2 == b00000001) + result = armv7_read_arm_instr_yield(raw); + + else if (op2 == b00000010) + result = armv7_read_arm_instr_wfe(raw); + + else if (op2 == b00000011) + result = armv7_read_arm_instr_wfi(raw); + + else if (op2 == b00000100) + result = armv7_read_arm_instr_sev(raw); + + else if ((op2 & b11110000) == b11110000) + result = armv7_read_arm_instr_dbg(raw); + + } + + else if (op1 == b0100 || (op1 & b1011) == b1000) + result = armv7_read_arm_instr_msr_immediate_a8(raw); + + else if ((op1 & b0011) == b0001 || (op1 & b0010) == b0010) + result = armv7_read_arm_instr_msr_immediate_b9(raw); + + } + + else/* if (op == b1)*/ + result = armv7_read_arm_instr_msr_immediate_b9(raw); + + return result; + +} + + +/****************************************************************************** +* * +* Paramètres : raw = donnée brute de 32 bits à désassembler. * +* * +* Description : Désassemble une instruction ARMv7 liées au chapitre A5.2.12. * +* * +* Retour : Instruction mise en place ou NULL en cas d'échec. * +* * +* Remarques : - * +* * +******************************************************************************/ + +static GArchInstruction *process_armv7_arm_miscellaneous_instructions(uint32_t raw) +{ + GArchInstruction *result; /* Instruction à retourner */ + uint32_t op; /* Champ 'op' à retrouver */ + uint32_t op1; /* Champ 'op1' à retrouver */ + uint32_t b; /* Champ 'b' à retrouver */ + uint32_t op2; /* Champ 'op2' à retrouver */ + + /** + * Suit les directives de : + * § A5.2.12 Miscellaneous instructions + */ + + if ((raw & 0x0f900080) != 0x00100000) return NULL; + + result = NULL; + + op = (raw >> 21) & 0x3; + op1 = (raw >> 16) & 0xf; + b = (raw >> 9) & 0x1; + op2 = (raw >> 4) & 0x7; + + if (op2 == b000) + { + if (b == b1) + { + if ((op & b01) == b00) + result = armv7_read_arm_instr_mrs_banked_register(raw); + + else/* if ((op & b01) == b01)*/ + result = armv7_read_arm_instr_msr_banked_register(raw); + + } + else/* if (b == b0)*/ + { + if ((op & b01) == b00) + result = armv7_read_arm_instr_mrs(raw); + + else if (op == b01) + { + if ((op1 & b0011) == b0000) + result = armv7_read_arm_instr_msr_register_a8(raw); + + else if ((op1 & b0011) == b0001 || (op1 & b0010) == b0010) + result = armv7_read_arm_instr_msr_register_b9(raw); + + } + + else if (op == b11) + result = armv7_read_arm_instr_msr_register_b9(raw); + + } + + } + + else if (op2 == b001) + { + if (op == b01) + result = armv7_read_arm_instr_bx(raw); + + else if (op == b11) + result = armv7_read_arm_instr_clz(raw); + + } + + else if (op2 == b010) + { + if (op == b01) + result = armv7_read_arm_instr_bxj(raw); + + } + + else if (op2 == b011) + { + if (op == b01) + result = armv7_read_arm_instr_blx_register(raw); + + } + + else if (op2 == b101) + result = process_armv7_arm_saturating_addition_and_subtraction(raw); + + else if (op2 == b110) + { + if (op == b11) + result = armv7_read_arm_instr_eret(raw); + + } + + else if (op2 == b111) + { + if (op == b) + result = armv7_read_arm_instr_bkpt(raw); + + else if (op == b) + result = armv7_read_arm_instr_hvc(raw); + + else if (op == b) + result = armv7_read_arm_instr_smc_previously_smi(raw); + + } + + return result; + +} + + +/****************************************************************************** +* * +* Paramètres : raw = donnée brute de 32 bits à désassembler. * +* * +* Description : Désassemble une instruction ARMv7 liées au chapitre A5.3. * * * * Retour : Instruction mise en place ou NULL en cas d'échec. * * * @@ -619,6 +1219,8 @@ static GArchInstruction *process_armv7_arm_load_store_word_and_unsigned_byte(uin * § A5.3 Load/store word and unsigned byte */ + if ((raw & 0x0c000000) != 0x04000000) return NULL; + result = NULL; a = (raw >> 25) & 0x1; @@ -752,7 +1354,7 @@ static GArchInstruction *process_armv7_arm_load_store_word_and_unsigned_byte(uin * * * Paramètres : raw = donnée brute de 32 bits à désassembler. * * * -* Description : Désassemble une instruction ARMv7 de données ou autre. * +* Description : Désassemble une instruction ARMv7 liées au chapitre A5.4. * * * * Retour : Instruction mise en place ou NULL en cas d'échec. * * * @@ -774,10 +1376,9 @@ static GArchInstruction *process_armv7_arm_media_instructions(uint32_t raw) * § A5.4 Media instructions */ - result = NULL; + if ((raw & 0x0e000010) != 0x06000010) return NULL; - if ((raw & 0x0e000010) != 0x06000010) - return NULL; + result = NULL; cond = (raw >> 28) & 0xf; op1 = (raw >> 20) & 0x1f; @@ -857,7 +1458,209 @@ static GArchInstruction *process_armv7_arm_media_instructions(uint32_t raw) * * * Paramètres : raw = donnée brute de 32 bits à désassembler. * * * -* Description : Désassemble une instruction ARMv7 de données ou autre. * +* Description : Désassemble une instruction ARMv7 liées au chapitre A5.4.1. * +* * +* Retour : Instruction mise en place ou NULL en cas d'échec. * +* * +* Remarques : - * +* * +******************************************************************************/ + +static GArchInstruction *process_armv7_arm_parallel_addition_and_subtraction_signed(uint32_t raw) +{ + GArchInstruction *result; /* Instruction à retourner */ + uint32_t op1; /* Champ 'op1' à retrouver */ + uint32_t op2; /* Champ 'op2' à retrouver */ + + /** + * Suit les directives de : + * § A5.4.1 Parallel addition and subtraction, signed + */ + + if ((raw & 0x0fc00010) != 0x06000010) return NULL; + + result = NULL; + + op1 = (raw >> 20) & 0x3; + op2 = (raw >> 5) & 0x7; + + if (op1 == b01) + { + if (op2 == b000) + result = armv7_read_arm_instr_sadd16(raw); + + else if (op2 == b001) + result = armv7_read_arm_instr_sasx(raw); + + else if (op2 == b010) + result = armv7_read_arm_instr_ssax(raw); + + else if (op2 == b011) + result = armv7_read_arm_instr_ssub16(raw); + + else if (op2 == b100) + result = armv7_read_arm_instr_sadd8(raw); + + else if (op2 == b111) + result = armv7_read_arm_instr_ssub8(raw); + + } + + else if (op1 == b10) + { + if (op2 == b000) + result = armv7_read_arm_instr_qadd16(raw); + + else if (op2 == b001) + result = armv7_read_arm_instr_qasx(raw); + + else if (op2 == b010) + result = armv7_read_arm_instr_qsax(raw); + + else if (op2 == b011) + result = armv7_read_arm_instr_qsub16(raw); + + else if (op2 == b100) + result = armv7_read_arm_instr_qadd8(raw); + + else if (op2 == b111) + result = armv7_read_arm_instr_qsub8(raw); + + } + + else if (op1 == b11) + { + if (op2 == b000) + result = armv7_read_arm_instr_shadd16(raw); + + else if (op2 == b001) + result = armv7_read_arm_instr_shasx(raw); + + else if (op2 == b010) + result = armv7_read_arm_instr_shsax(raw); + + else if (op2 == b011) + result = armv7_read_arm_instr_shsub16(raw); + + else if (op2 == b100) + result = armv7_read_arm_instr_shadd8(raw); + + else if (op2 == b111) + result = armv7_read_arm_instr_shsub8(raw); + + } + + return result; + +} + + +/****************************************************************************** +* * +* Paramètres : raw = donnée brute de 32 bits à désassembler. * +* * +* Description : Désassemble une instruction ARMv7 liées au chapitre A5.4.2. * +* * +* Retour : Instruction mise en place ou NULL en cas d'échec. * +* * +* Remarques : - * +* * +******************************************************************************/ + +static GArchInstruction *process_armv7_arm_parallel_addition_and_subtraction_unsigned(uint32_t raw) +{ + GArchInstruction *result; /* Instruction à retourner */ + uint32_t op1; /* Champ 'op1' à retrouver */ + uint32_t op2; /* Champ 'op2' à retrouver */ + + /** + * Suit les directives de : + * § A5.4.2 Parallel addition and subtraction, unsigned + */ + + if ((raw & 0x0fc00010) != 0x06400010) return NULL; + + result = NULL; + + op1 = (raw >> 20) & 0x3; + op2 = (raw >> 5) & 0x7; + + if (op1 == b01) + { + if (op2 == b000) + result = armv7_read_arm_instr_uadd16(raw); + + else if (op2 == b001) + result = armv7_read_arm_instr_uasx(raw); + + else if (op2 == b010) + result = armv7_read_arm_instr_usax(raw); + + else if (op2 == b011) + result = armv7_read_arm_instr_usub16(raw); + + else if (op2 == b100) + result = armv7_read_arm_instr_uadd8(raw); + + else if (op2 == b111) + result = armv7_read_arm_instr_usub8(raw); + + } + + else if (op1 == b10) + { + if (op2 == b000) + result = armv7_read_arm_instr_uqadd16(raw); + + else if (op2 == b001) + result = armv7_read_arm_instr_uqasx(raw); + + else if (op2 == b010) + result = armv7_read_arm_instr_uqsax(raw); + + else if (op2 == b011) + result = armv7_read_arm_instr_uqsub16(raw); + + else if (op2 == b100) + result = armv7_read_arm_instr_uqadd8(raw); + + else if (op2 == b111) + result = armv7_read_arm_instr_uqsub8(raw); + + } + + else if (op1 == b11) + { + if (op2 == b000) + result = armv7_read_arm_instr_uhadd16(raw); + + else if (op2 == b001) + result = armv7_read_arm_instr_uhasx(raw); + + else if (op2 == b010) + result = armv7_read_arm_instr_uhsax(raw); + + else if (op2 == b011) + result = armv7_read_arm_instr_uhsub16(raw); + + else if (op2 == b100) + result = armv7_read_arm_instr_uhadd8(raw); + + else if (op2 == b111) + result = armv7_read_arm_instr_uhsub8(raw); + + } + + return result; + +} + + +/****************************************************************************** +* * +* Paramètres : raw = donnée brute de 32 bits à désassembler. * +* * +* Description : Désassemble une instruction ARMv7 liées au chapitre A5.4.3. * * * * Retour : Instruction mise en place ou NULL en cas d'échec. * * * @@ -877,10 +1680,9 @@ static GArchInstruction *process_armv7_arm_packing_unpacking_saturation_and_reve * § A5.4.3 Packing, unpacking, saturation, and reversal */ - result = NULL; + if ((raw & 0x0f800010) != 0x06800010) return NULL; - if ((raw & 0x0f800010) != 0x06800010) - return NULL; + result = NULL; op1 = (raw >> 20) & 0x7; a = (raw >> 16) & 0xf; @@ -1044,19 +1846,110 @@ static GArchInstruction *process_armv7_arm_packing_unpacking_saturation_and_reve } +/****************************************************************************** +* * +* Paramètres : raw = donnée brute de 32 bits à désassembler. * +* * +* Description : Désassemble une instruction ARMv7 liées au chapitre A5.4.4. * +* * +* Retour : Instruction mise en place ou NULL en cas d'échec. * +* * +* Remarques : - * +* * +******************************************************************************/ + +static GArchInstruction *process_armv7_arm_signed_multiply_signed_and_unsigned_divide(uint32_t raw) +{ + GArchInstruction *result; /* Instruction à retourner */ + uint32_t op1; /* Champ 'op1' à retrouver */ + uint32_t a; /* Champ 'a' à retrouver */ + uint32_t op2; /* Champ 'op2' à retrouver */ + + /** + * Suit les directives de : + * § A5.4.4 Signed multiply, signed and unsigned divide + */ + + if ((raw & 0x0f800010) != 0x07000010) return NULL; + + result = NULL; + + op1 = (raw >> 20) & 0x7; + a = (raw >> 12) & 0xf; + op2 = (raw >> 5) & 0x7; + + if (op1 == b000) + { + if ((op2 & b110) == b000) + { + if (a != b1111) + result = armv7_read_arm_instr_smlad(raw); + else/* if (a == b1111)*/ + result = armv7_read_arm_instr_smuad(raw); + + } + + else if ((op2 & b110) == b010) + { + if (a != b1111) + result = armv7_read_arm_instr_smlsd(raw); + else/* if (a == b1111)*/ + result = armv7_read_arm_instr_smusd(raw); + + } + + } + else if (op1 == b001) + { + if (op2 == b000) + result = armv7_read_arm_instr_sdiv(raw); + + } + + else if (op1 == b011) + { + if (op2 == b000) + result = armv7_read_arm_instr_udiv(raw); + + } + + else if (op1 == b100) + { + if ((op2 & b110) == b000) + result = armv7_read_arm_instr_smlald(raw); + + else if ((op2 & b110) == b010) + result = armv7_read_arm_instr_smlsld(raw); + + } + + else if (op1 == b101) + { + if ((op2 & b110) == b000) + { + if (a != b1111) + result = armv7_read_arm_instr_smmla(raw); + else/* if (a == b1111)*/ + result = armv7_read_arm_instr_smmul(raw); + } + else if ((op2 & b110) == b110) + result = armv7_read_arm_instr_smmls(raw); + } + return result; +} /****************************************************************************** * * * Paramètres : raw = donnée brute de 32 bits à désassembler. * * * -* Description : Désassemble une instruction ARMv7 de données ou autre. * +* Description : Désassemble une instruction ARMv7 liées au chapitre A5.5. * * * * Retour : Instruction mise en place ou NULL en cas d'échec. * * * @@ -1076,6 +1969,8 @@ static GArchInstruction *process_armv7_arm_branch_branch_with_link_and_block_dat * § A5.5 Branch, branch with link, and block data transferr */ + if ((raw & 0x0c000000) != 0x08000000) return NULL; + result = NULL; op = (raw >> 20) & 0x3f; @@ -1142,3 +2037,297 @@ static GArchInstruction *process_armv7_arm_branch_branch_with_link_and_block_dat return result; } + + +/****************************************************************************** +* * +* Paramètres : raw = donnée brute de 32 bits à désassembler. * +* * +* Description : Désassemble une instruction ARMv7 liées au chapitre A5.6. * +* * +* Retour : Instruction mise en place ou NULL en cas d'échec. * +* * +* Remarques : - * +* * +******************************************************************************/ + +static GArchInstruction *process_armv7_arm_coprocessor_instructions_and_supervisor_call(uint32_t raw) +{ + GArchInstruction *result; /* Instruction à retourner */ + uint32_t op1; /* Champ 'op1' à retrouver */ + uint32_t rn; /* Champ 'rn' à retrouver */ + uint32_t coproc; /* Champ 'coproc' à retrouver */ + uint32_t op; /* Champ 'op' à retrouver */ + + /** + * Suit les directives de : + * § A5.6 Coprocessor instructions, and Supervisor Call + */ + + if ((raw & 0x0c000000) != 0x0c000000) return NULL; + + result = NULL; + + op1 = (raw >> 20) & 0x3f; + rn = (raw >> 16) & 0xf; + coproc = (raw >> 8) & 0xf; + op = (raw >> 4) & 0x1; + + if ((op1 & b111110) == b000000) + /* UNDEFINED */ + assert(false); + + else if ((op1 & b110000) == b110000) + result = armv7_read_arm_instr_svc_previously_swi(raw); + + else if ((coproc & b1110) != b1010) + { + if ((op1 & b100001) == b000000 && (op1 & b111011) != b000000) + result = armv7_read_arm_instr_stc_stc2(raw); + + else if ((op1 & b100001) == b000001 && (op1 & b111011) != b000001) + { + if (rn != b1111) + result = armv7_read_arm_instr_ldc_ldc2_immediate(raw); + else + result = armv7_read_arm_instr_ldc_ldc2_literal(raw); + + } + + else if (op1 == b000100) + result = armv7_read_arm_instr_mcrr_mcrr2(raw); + + else if (op1 == b000101) + result = armv7_read_arm_instr_mrrc_mrrc2(raw); + + + else if ((op1 & b110000) == b100000 && op == b0) + result = armv7_read_arm_instr_cdp_cdp2(raw); + + else if ((op1 & b110001) == b100000 && op == b1) + result = armv7_read_arm_instr_mcr_mcr2(raw); + + else if ((op1 & b110001) == b100001 && op == b1) + result = armv7_read_arm_instr_mrc_mrc2(raw); + + } + + else if ((coproc & b1110) == b1010) + { + /* TODO */ + + } + + return result; + +} + + +/****************************************************************************** +* * +* Paramètres : raw = donnée brute de 32 bits à désassembler. * +* * +* Description : Désassemble une instruction ARMv7 liées au chapitre A5.7. * +* * +* Retour : Instruction mise en place ou NULL en cas d'échec. * +* * +* Remarques : - * +* * +******************************************************************************/ + +static GArchInstruction *process_armv7_arm_unconditional_instructions(uint32_t raw) +{ + GArchInstruction *result; /* Instruction à retourner */ + uint32_t op1; /* Champ 'op1' à retrouver */ + uint32_t rn; /* Champ 'rn' à retrouver */ + uint32_t op; /* Champ 'op' à retrouver */ + + /** + * Suit les directives de : + * § A5.7 Unconditional instructions + */ + + if ((raw & 0xf0000000) != 0xf0000000) return NULL; + + result = NULL; + + op1 = (raw >> 20) & 0xff; + rn = (raw >> 16) & 0xf; + op = (raw >> 4) & 0x1; + + if ((op1 & b10000000) == b00000000) + result = process_armv7_arm_memory_hints_advanced_simd_instructions_and_miscellaneous_instructions(raw); + + else if ((op1 & b11100101) == b10000100) + result = armv7_read_arm_instr_srs_arm(raw); + + else if ((op1 & b11100101) == b10000001) + result = armv7_read_arm_instr_rfe(raw); + + else if ((op1 & b11100000) == b10100000) + result = armv7_read_arm_instr_bl_blx_immediate(raw); + + else if ((op1 & b11100001) == b11000000 && (op1 & b11111011) != b11000000) + result = armv7_read_arm_instr_stc_stc2(raw); + + else if ((op1 & b11100001) == b11000001 && (op1 & b11111011) != b11000001) + { + if (rn != b1111) + result = armv7_read_arm_instr_ldc_ldc2_immediate(raw); + else/* if (rn == b1111)*/ + result = armv7_read_arm_instr_ldc_ldc2_literal(raw); + } + + else if (op1 == b11000100) + result = armv7_read_arm_instr_mcrr_mcrr2(raw); + + else if (op1 == b11000101) + result = armv7_read_arm_instr_mrrc_mrrc2(raw); + + else if ((op1 & b11110000) == b11100000 && op == b0) + result = armv7_read_arm_instr_cdp_cdp2(raw); + + else if ((op1 & b11110001) == b11100000 && op == b1) + result = armv7_read_arm_instr_mcr_mcr2(raw); + + else if ((op1 & b11110001) == b11100001 && op == b1) + result = armv7_read_arm_instr_mrc_mrc2(raw); + + return result; + +} + + +/****************************************************************************** +* * +* Paramètres : raw = donnée brute de 32 bits à désassembler. * +* * +* Description : Désassemble une instruction ARMv7 liées au chapitre A5.7.1. * +* * +* Retour : Instruction mise en place ou NULL en cas d'échec. * +* * +* Remarques : - * +* * +******************************************************************************/ + +static GArchInstruction *process_armv7_arm_memory_hints_advanced_simd_instructions_and_miscellaneous_instructions(uint32_t raw) +{ + GArchInstruction *result; /* Instruction à retourner */ + uint32_t op1; /* Champ 'op1' à retrouver */ + uint32_t rn; /* Champ 'rn' à retrouver */ + uint32_t op2; /* Champ 'op2' à retrouver */ + + /** + * Suit les directives de : + * § A5.7.1 Memory hints, Advanced SIMD instructions, and miscellaneous instructions + */ + + if ((raw & 0xf8000000) != 0xf0000000) return NULL; + + result = NULL; + + op1 = (raw >> 20) & 0x7f; + rn = (raw >> 16) & 0xf; + op2 = (raw >> 4) & 0xf; + + if (op1 == b0010000) + { + if ((op2 & b0010) == b0000 && (rn & b0001) == b0000) + result = armv7_read_arm_instr_cps_arm(raw); + + else if (op2 == b0000 && (rn & b0001) == b0001) + result = armv7_read_arm_instr_cps_arm(raw); + + } + + else if ((op1 & b1100000) == b0100000) + /* Advanced SIMD data-processing instructions */ + assert(false); + + else if ((op1 & b1110001) == b1000000) + /* Advanced SIMD element or structure load/store instructions */ + assert(false); + + else if ((op1 & b1110111) == b1000001) + /* (treat as NOP */ + assert(false); + + else if ((op1 & b1110111) == b1000101) + result = armv7_read_arm_instr_pli_immediate_literal(raw); + + else if ((op1 & b1110011) == b1000011) + /* UNPREDICTABLE */ + assert(false); + + else if ((op1 & b1110111) == b1010101) + { + if (rn != b1111) + result = armv7_read_arm_instr_pld_pldw_immediate(raw); + else + /* UNPREDICTABLE */ + assert(false); + + } + + else if ((op1 & b1110111) == b1010101) + { + if (rn != b1111) + result = armv7_read_arm_instr_pld_pldw_immediate(raw); + else + result = armv7_read_arm_instr_pld_literal(raw); + + } + + else if (op1 == b1010011) + /* UNPREDICTABLE */ + assert(false); + + else if (op1 == b1010111) + { + if (op2 == b0000) + /* UNPREDICTABLE */ + assert(false); + + else if (op2 == b0001) + result = armv7_read_arm_instr_clrex(raw); + + else if ((op2 & b1110) == b0010) + /* UNPREDICTABLE */ + assert(false); + + else if (op2 == b0100) + result = armv7_read_arm_instr_dsb(raw); + + else if (op2 == b0101) + result = armv7_read_arm_instr_dmd(raw); + + else if (op2 == b0110) + result = armv7_read_arm_instr_isb(raw); + + else if (op2 == b0111) + /* UNPREDICTABLE */ + assert(false); + + else if ((op2 & b1000) == b1000) + /* UNPREDICTABLE */ + assert(false); + + } + + else if ((op1 & b1111011) == b1011011) + /* UNPREDICTABLE */ + assert(false); + + else if ((op1 & b1110111) == b1100001 && (op2 & b0001) == b0000) + /* (treat as NOP */ + assert(false); + + else if ((op1 & b1110111) == b1100101 && (op2 & b0001) == b0000) + result = armv7_read_arm_instr_pli_register(raw); + + else if ((op1 & b1110111) == b1110001 && (op2 & b0001) == b0000) + result = armv7_read_arm_instr_pld_pldw_register(raw); + + return result; + +} |