summaryrefslogtreecommitdiff
path: root/plugins/arm/v7/opdefs/A88396_vshl.d
diff options
context:
space:
mode:
authorCyrille Bagard <nocbos@gmail.com>2018-05-31 16:24:27 (GMT)
committerCyrille Bagard <nocbos@gmail.com>2018-05-31 16:24:27 (GMT)
commit48b4166d1f2931fa7f311b6ec1c77153052e63a0 (patch)
treeae00744c32653ac8196b51f7060d00283071cf4f /plugins/arm/v7/opdefs/A88396_vshl.d
parentc492a5c94cc20210bce8069db7235cbb7dd691e9 (diff)
Handled lists of simples ARMv7 SIMD registers.
Diffstat (limited to 'plugins/arm/v7/opdefs/A88396_vshl.d')
-rw-r--r--plugins/arm/v7/opdefs/A88396_vshl.d66
1 files changed, 33 insertions, 33 deletions
diff --git a/plugins/arm/v7/opdefs/A88396_vshl.d b/plugins/arm/v7/opdefs/A88396_vshl.d
index 85a0446..b41026f 100644
--- a/plugins/arm/v7/opdefs/A88396_vshl.d
+++ b/plugins/arm/v7/opdefs/A88396_vshl.d
@@ -23,7 +23,7 @@
@title VSHL (register)
-@id 355
+@id 366
@desc {
@@ -37,7 +37,7 @@
@syntax {
- @subid 2105
+ @subid 2997
@assert {
@@ -61,7 +61,7 @@
@syntax {
- @subid 2106
+ @subid 2998
@assert {
@@ -85,7 +85,7 @@
@syntax {
- @subid 2107
+ @subid 2999
@assert {
@@ -109,7 +109,7 @@
@syntax {
- @subid 2108
+ @subid 3000
@assert {
@@ -133,7 +133,7 @@
@syntax {
- @subid 2109
+ @subid 3001
@assert {
@@ -157,7 +157,7 @@
@syntax {
- @subid 2110
+ @subid 3002
@assert {
@@ -181,7 +181,7 @@
@syntax {
- @subid 2111
+ @subid 3003
@assert {
@@ -205,7 +205,7 @@
@syntax {
- @subid 2112
+ @subid 3004
@assert {
@@ -229,7 +229,7 @@
@syntax {
- @subid 2113
+ @subid 3005
@assert {
@@ -253,7 +253,7 @@
@syntax {
- @subid 2114
+ @subid 3006
@assert {
@@ -277,7 +277,7 @@
@syntax {
- @subid 2115
+ @subid 3007
@assert {
@@ -301,7 +301,7 @@
@syntax {
- @subid 2116
+ @subid 3008
@assert {
@@ -325,7 +325,7 @@
@syntax {
- @subid 2117
+ @subid 3009
@assert {
@@ -349,7 +349,7 @@
@syntax {
- @subid 2118
+ @subid 3010
@assert {
@@ -373,7 +373,7 @@
@syntax {
- @subid 2119
+ @subid 3011
@assert {
@@ -397,7 +397,7 @@
@syntax {
- @subid 2120
+ @subid 3012
@assert {
@@ -427,7 +427,7 @@
@syntax {
- @subid 2121
+ @subid 3013
@assert {
@@ -451,7 +451,7 @@
@syntax {
- @subid 2122
+ @subid 3014
@assert {
@@ -475,7 +475,7 @@
@syntax {
- @subid 2123
+ @subid 3015
@assert {
@@ -499,7 +499,7 @@
@syntax {
- @subid 2124
+ @subid 3016
@assert {
@@ -523,7 +523,7 @@
@syntax {
- @subid 2125
+ @subid 3017
@assert {
@@ -547,7 +547,7 @@
@syntax {
- @subid 2126
+ @subid 3018
@assert {
@@ -571,7 +571,7 @@
@syntax {
- @subid 2127
+ @subid 3019
@assert {
@@ -595,7 +595,7 @@
@syntax {
- @subid 2128
+ @subid 3020
@assert {
@@ -619,7 +619,7 @@
@syntax {
- @subid 2129
+ @subid 3021
@assert {
@@ -643,7 +643,7 @@
@syntax {
- @subid 2130
+ @subid 3022
@assert {
@@ -667,7 +667,7 @@
@syntax {
- @subid 2131
+ @subid 3023
@assert {
@@ -691,7 +691,7 @@
@syntax {
- @subid 2132
+ @subid 3024
@assert {
@@ -715,7 +715,7 @@
@syntax {
- @subid 2133
+ @subid 3025
@assert {
@@ -739,7 +739,7 @@
@syntax {
- @subid 2134
+ @subid 3026
@assert {
@@ -763,7 +763,7 @@
@syntax {
- @subid 2135
+ @subid 3027
@assert {
@@ -787,7 +787,7 @@
@syntax {
- @subid 2136
+ @subid 3028
@assert {